完成第一階段了~~

STEP1. 把C固定設成0低電位，就可以看到HAZARD

STEP2. 再加入一個(B+C)，把HAZARD消除，就會看到剛剛的HAZARD不見了

STEP3. 然後再看所有INPUT的波形~F就跟老師所給的ㄧ樣


以前沒接觸過VERILOG相關的課程~
所以學的有點慢,
恰巧這次題目蠻簡單的~
終於在課堂時間內完成考試~