今日範例

今天把範例的除法器跑一遍，以前都沒學過這套軟體，所以第一次跑出來有點成就感，其中要把divbooke.v的原始碼前兩行的include刪掉才可以正確執行，至於其中道理我也不了解，但是能跑出來還是蠻開心ㄉ。

練習操作

這套除法器市COPY網路上的，但是剛剛跑一次發現第九行有個小錯誤，
更正後就可以執行了~

完成第一階段了~~

STEP1. 把C固定設成0低電位，就可以看到HAZARD

STEP2. 再加入一個(B+C)，把HAZARD消除，就會看到剛剛的HAZARD不見了

STEP3. 然後再看所有INPUT的波形~F就跟老師所給的ㄧ樣


以前沒接觸過VERILOG相關的課程~
所以學的有點慢,
恰巧這次題目蠻簡單的~
終於在課堂時間內完成考試~

累人的一次

今天一開始卡諾圖畫錯~耗了大半時間
發現錯誤後在改更完已經兩點40了~
雖然有做出來~可是HAZARD太多了~沒辦法在時間內把全部SHOW出來...

真是恍然大悟呀...

◎原來我以前一直把input輸入錯誤..A應該是0000000011111111我卻打成0101010101010101...真是天大的錯誤呀~到今天才發現= =~
今日雖然有把1-HAZARD做出來,但卻不是老師要的0-HAZARD..而且下課才做出來= =~希望下星期可以成功完成~!

◎下圖是將1-hazard消除掉的電路圖及波形

今日

這次把電路拉完後還是看不到HAZARD，後來同學教我要把TURBO BIT關掉，然後再把出現HAZARD的地方固定電壓，例如：HAZARD=B'CD的話就要把B設低電位0，C跟D設高電位1，才可以看的到HAZAR

今日課題~

今天照上課的範例畫圖~